

Lucrarea nr. 1: **Studiul parametrilor și caracteristicilor porților logice**

1. Scopul lucrării

În această lucrare sunt prezentate o serie de aspecte ce apar în funcționarea circuitelor logice realizate practic. Aceste aspecte nu pot fi puse în evidență prin analiza pur logică deoarece ele sunt induse de performanțele electrice limitate ce caracterizează circuite electronice aflate în spatele fiecărui simbol logic.

Cunoașterea caracteristicilor și a parametrilor electrici ai porților logice este strict necesară pentru implementarea cu succes în practică a circuitelor logice. Sunt prezentate: nivelurile de tensiune asociate stărilor logice; marginea de zgomot; modalitățile de realizare a etajelor de ieșire; timpul de propagare; factorul de încărcare; caracteristica de transfer în tensiune.

2. Considerente teoretice

Circuitele electronice care modelează operatorii logici sunt tratate ca entități distincte, sunt numite **porți logice** și sunt realizate cu circuite care lucrează, atât la intrare cât și la ieșire, cu două nivele de tensiune distincte. În general, se consideră că porțile logice sunt cele mai simple circuite digitale.

Prin parametrii unui circuit logic se înțeleg valorile de catalog ale mărimilor care îi caracterizează funcționarea sa, în condiții de test, sau la interconectarea cu alte circuite din aceeași familie. Parametrii trebuie astfel aleși încât să caracterizeze cât mai bine regimul de curent continuu, regimul tranzitoriu și comportamentul la zgomot al circuitului digital. Frecvent acești parametri sunt dați în cataloage ca valori tipice (normale) sau ca valori pentru cazul cel mai defavorabil.

În decursul timpului, pe măsura dezvoltării tehnologiei, și în funcție de necesitățile de viteză și consum au fost elaborate mai multe familii de circuite integrate digitale. Circuitele logice dintr-o familie prezintă caracteristici electrice similare și sunt proiectate astfel încât să poată fi interconectate între ele în mod direct. În proiectarea unor familii logice s-a pus accent fie pe creșterea vitezei de operare, fie pe reducerea consumului, sau s-a încercat obținerea unui compromis între viteză de operare și consum.

În prezent, cele mai utilizate familii logice sunt realizate pe suport de siliciu și folosesc tehnologii bipolare sau unipolare. O clasificare a acestora este prezentată în tabelul 1.

Tabelul 1

Tehnologie	Denumire familie	Seria
Bipolară - logică saturată	TTL (transistor transistor logic) standard	74***
	Schottky TTL	74S***
	Advanced Schottky TTL	74AS***
	Low-power Schottky TTL	74LS***
	Fast TTL	74F***
	Advanced Low-power Schottky TTL	74ALS***
Bipolară - logică nesaturată	ECL 10K (Emitter Coupled Logic)	
	ECL 100K (Emitter Coupled Logic)	
Unipolară de tip CMOS (Complementary MOS)	CMOS normale	CD4000
	High speed CMOS	74HC***
	Advanced CMOS	74AC***
	Advanced High speed CMOS	74AHC***
Unipolară de tip CMOS cu intrări compatibile TTL	High speed CMOS with TTL compatibility	74HCT***
	Advanced CMOS with TTL compatibility	74ACT***
	Advanced High speed CMOS with TTL compatibility	74AHCT***

2.1. Nivelurile de tensiune asociate stărilor logice

La prima vedere, modelarea celor două cifre binare în circuitele electronice s-ar putea face asociind prin convenție un nivel de tensiune pentru "unu logic" și un altul pentru "zero logic". Acest mod de lucru nu poate fi adoptat în practică deoarece nivelurile de tensiune sunt afectate de o serie de factori perturbatori precum: dispersia tehnologică, îmbătrânirea componentelor, variațiile tensiunii de alimentare etc. Din aceste motive, pentru fiecare stare logică se alocă câte o bandă de tensiuni permise. Pentru a putea face distincție între cele două stări logice, benzile de tensiune asociate sunt separate de o bandă interzisă (vezi fig. 1).

Semnificația mărimilor ce intervin în figura 1 este următoarea:

- V_{OLmax} reprezintă valoarea maximă pentru tensiunea de ieșire corespunzătoare unei ieșiri logice aflată în starea "low";
- V_{OHmin} reprezintă valoarea minimă pentru tensiunea de ieșire corespunzătoare unei ieșiri logice aflată în starea "high";
- V_{IHmin} reprezintă valoarea minimă necesară a tensiunii de intrare pentru a fi interpretată drept "unu logic" (stare "high");

- $V_{OL\ max}$ reprezintă valoarea maximă a tensiunii de intrare care este interpretată drept "zero logic" (starea "low").




Fig.1. Nivelurile de tensiune asociate stărilor logice

Precizăm că valorile concrete ale tensiunilor $V_{OL\ max}$, $V_{OH\ min}$, $V_{IL\ max}$, $V_{IH\ min}$, diferă de la o familie logică la alta, ele se regăsesc în foile de catalog ca parametri limită garantați de fabricant. În tabelul 2, sunt prezentate valorile de tensiune asociate stărilor logice pentru câteva familii logice.

Tabelul 2

Familie Parametru	TTL standard (74**)	74LS** 74AS** 74ALS**	CMOS (74HC**, 74AHC**)	CMOS compatibil TTL (74HCT**, 74AHCT**)	CMOS (CD***)
$V_{OL\ max}$ [V]	0,4	0,4	0,1	0,4	99% din Vdd
$V_{OH\ min}$ [V]	2,4	2,7	4,9	2,4	1% din Vdd
$V_{IL\ max}$ [V]	0,8	0,8	1,5	2	30% din Vdd
$V_{IH\ min}$ [V]	2	2	3,5	0,8	70% din Vdd

2.2. Marginea de zgomot

Pe traseul de legătură dintre ieșirea unui circuit și intrarea altuia se transmite un semnal util peste care se poate suprapune un semnal de zgomot. Se pune în mod firesc întrebarea: cât de mare poate fi acest zgomot pentru a nu perturba funcționarea sistemului?

Parametrul ce definește imunitatea la zgomot este denumit *margine de zgomot (noise margin)*, se notează cu NM_H pentru starea logică "high", respectiv cu NM_L pentru starea logică "low".

Marginea de zgomot reprezintă unul dintre cei mai importanți parametri ai circuitelor digitale deoarece oferă o măsură a imunității acestora la perturbații.

Marginea de zgomot statică este dată de amplitudinea maximă a semnalului de zgomot lent variabil care se poate suprapune peste semnalul util fără ca acesta să perturbe funcționarea normală a circuitului.

Analizând figura 1, se observă că între tensiunile garantate la ieșire și cele admisibile la intrare, apar diferențe. Rolul acestor diferențe este de a preîntâmpina efectul negativ pe care-l au zgomotele asupra semnalului util. Aceste diferențe nu sunt altceva decât valorile minime, garantate de fabricant, ale marginilor statice de zgomot. Ele se determină cu ajutorul relațiilor:

$$NM_H = V_{OH\ min} - V_{IH\ min}$$

$$NM_L = V_{OL\ max} - V_{IL\ max}$$

Facem precizarea că marginile de zgomot diferă de la o familie logică la alta. În plus, ele pot să nu fie egale pentru cele două stări logice.

2.3. Timpul de propagare

Acest parametru reprezintă întârzierea în timp dintre momentul aplicării unui semnal logic la intrarea unui circuit și momentul apariției răspunsului la ieșirea acestuia.

Timpul de propagare este un aspect nedorit în funcționarea circuitelor logice. Este necesar ca valoarea timpului de propagare să fie cât mai mică pentru a nu limita foarte mult viteza maximă de lucru a circuitelor. În funcție de tehnologia de realizare, întârzierea introdusă este ordinul unităților sau chiar al zecilor de nanosecunde (10^{-9} s).

Modul de definire a intervalelor de timp specifice semnalelor digitale se prezintă în figura 2, unde sunt prezentate semnalele de la intrarea și ieșirea unui inversor. Semnificația acestor mărimi temporale este următoarea:

- t_r - (rise time), timpul de creștere al semnalului de intrare, se măsoară între 10% și 90% din amplitudinea tensiunii pentru nivelul de "unu logic";
- t_f - (fall time), timpul de descreștere al semnalului de intrare, se măsoară între 90% și 10% din amplitudinea tensiunii pentru nivelul de "unu logic";
- t_{pHL} , t_{pLH} - timpuri de propagare pentru tranziția ieșirii din "1" în "0", respectiv din "0" în "1";
- t_{HL} , t_{LH} - durata frontului căzător (respectiv crescător) al semnalului de ieșire;
- t_p - timpul mediu de propagare definit prin relația: $t_p = 0,5 \times (t_{pHL} + t_{pLH})$.

Facem precizarea că $t_{pHL} \neq t_{pLH}$. Pentru anumite familii logice, în foile de catalog vom găsi aceleași valori pentru t_{pHL} și t_{pLH} . Aceasta nu înseamnă că $t_{pHL} = t_{pLH}$, datele de catalog fac referire la valorile maxime pentru timpuri de propagare. Valorile limită pot fi egale, dar nu și cele efective de la nivelul fiecărei porți.

Pentru a se asigura condiții optime de procesare a semnalelor digitale se recomandă ca perioada T , a semnalului de intrare, să satisfacă relația:

$$T \geq (20 \div 50) \times t_p$$

Dacă relația de mai sus nu este satisfăcută, există riscul ca semnalul de intrare să nu se mai regăsească la ieșirea circuitului.




Fig. 2. Definirea timpilor de propagare

2.4. Etaje de ieșire specifice familiei TTL standard

Schema bloc, de principiu, a unei porți realizate în tehnologie TTL este prezentată în figura 3. Dacă schema electrică a blocurilor componente diferă de la o familie la alta, rolul lor funcțional se păstrează în totalitate.




Fig.3. a) Schema bloc a unei porți realizată în tehnologie TTL; b) poartă NAND

Etajul de intrare este de regulă format dintr-un tranzistor multiemitor și are rolul de a realiza funcția logică. Acest etaj trebuie să fie proiectat astfel încât să nu necesite curenți mari de comandă și, în plus, să prezinte protecție la eventualele tensiuni negative ce pot fi aplicate intrărilor sale.

Etajul defazor are rolul de a genera două semnale în antifază ce sunt necesare pentru atacul etajului de ieșire.

Etajul de ieșire trebuie să asigure la ieșirea circuitului logic valori impuse de tensiune pentru fiecare stare logică.

Etajul final poate fi realizat în una din următoarele variante: **în contratimp** (etaj TOTEM POLE), **cu ieșire în gol** (OPEN COLLECTOR) sau **etaj THREE STATE** (TRISTATE). Așadar, aceeași poartă logică, poate fi realizată din punct de vedere tehnologic în trei variante distincte, funcție de etajul său final.

O serie de proprietăți ale porților logice sunt strâns legate de tipul etajului de ieșire. Din acest motiv, prezentăm pe scurt particularitățile fiecărui tip de etaj de ieșire.

a) Etajul de ieșire în contratimp

Etajul de ieșire în contratimp, denumit și etaj TOTEM POLE, este etajul standard de ieșire al circuitelor logice realizate în tehnologie bipolară. Dacă în foile de catalog nu se fac referiri exprese la tipul etajului de ieșire, atunci, în mod implicit, acesta este de tip TOTEM POLE. În esență, un etaj în contratimp este format din două tranzistoare ce sunt conectate în serie între tensiunea de alimentare și masă (vezi fig. 4).

Schema simplificată a unui astfel de etaj, în care tranzistoarele au fost înlocuite prin comutatoare se prezintă în figura 4. a). Pe această figură se observă că ieșirea Y se află în unu logic, numai dacă avem simultan K4 închis și K3 deschis. Similar, ieșirea se află în starea zero logic dacă avem în același timp K4 deschis și K3 închis. Comanda de închidere/deschidere a comutatoarelor provine de la etajul defazor și este concepută astfel încât cele două comutatoare să fie acționate în contratimp.




Fig. 4. Etajul de ieșire TOTEM POLE; a) schema funcțională; b) aspecte nedorite ce apar la conectarea în paralel a ieșirilor de tip TOTEM-POLE

Proprietățile (particularitățile) etajelor de ieșire în contratimp:

- Două sau mai multe ieșiri de acest tip nu pot fi conectate în paralel, deoarece apare o circulație de curent de valoare mare pentru cazul în care starea logică a ieșirilor este diferită. Această situație este prezentată în figura 4. b). Pentru aceste cazuri există riscul ca toate circuitele să se distrugă.
- O ieșire de acest tip nu trebuie niciodată conectată la masă, la Vcc, sau la oricare altă sursă de semnal deoarece există riscul distrugerii circuitului.
- De regulă, o ieșire de acest tip este utilizată pentru comanda altor intrări digitale. În cazuri extreme poate fi utilizată și pentru comanda unor sarcini rezistive dacă sunt corect alese.
- Asigură cu resurse interne nivelele de tensiune necesare pentru ambele stări logice;
- În regim staționar acest etaj prezintă un tranzistor blocat iar celălalt saturat.
- Impedanța de ieșire este de același ordin de mărime atât pentru "zero logic" (T3 saturat și T4 blocat), cât și pentru starea de "unu logic" (T3 blocat și T4 saturat).
- Tranzistoarele T3 și T4 se află simultan în conducție pentru un interval scurt de timp ce corespunde tranziției din "1" în "0" a ieșirii. Pe acest interval, curentul absorbit de circuit este mare și conexiunile de alimentare ale circuitului răspund preponderent inductiv, provocând o scădere a tensiunii de alimentare. Din acest motiv, lângă capsula circuitului integrat, între Vcc și masă, trebuie conectat un condensator de decuplare de cca. 10nF;

b) Etajul final cu ieșire în gol (OPEN COLLECTOR)

Etajul final de tip "colector în gol", se obține dintr-un etaj de ieșire în contratimp prin eliminarea repetorului pe emitor T4, rămâne tranzistorul T3 al cărui colector este conectat la ieșirea porții (vezi figura 5).

Acest etaj poate genera un bun "zero logic", prin saturarea tranzistorului T3, dar pentru "unu logic" va fi necesară, pe lângă blocarea lui T3, și utilizarea unei rezistențe externe conectate spre Vcc. Așadar, circuitul generează autoritar starea de "zero logic" și este doar permisiv pentru starea de "unu logic".

Valoarea rezistenței externe adăugată de către utilizator se calculează în funcție de condițiile concrete de lucru ale porții.




Fig. 5. Etajul de ieșire open collector; a) schema funcțională; b) simbolul și modul de conectare a rezistenței externe; c) efectul de AND cablat ce apare la conectarea în paralel a porților cu ieșire în gol pe o aceeași rezistență externă.

Proprietățile (particularitățile) ieșirilor de tip open collector:

- Funcționarea corectă a porții este posibilă doar în prezența rezistenței externe.
- Două sau mai multe ieșiri de acest tip pot fi conectate în paralel pe aceeași rezistență externă fără a exista riscul distrugerii circuitelor. Acest mod de lucru face ca nodul de conexiune să se comporte ca o poartă AND virtuală, denumită ȘI CABLAT, ale cărei intrări sunt chiar ieșirile porților concrete. Un exemplu de acest fel este prezentat în figura 5.c.
- O ieșire de acest tip poate fi utilizată pentru comanda unor sarcini ce operează la tensiuni de alimentare mai mari de 5V.
- Nivelul de "unu logic" este generat precar, prin intermediul rezistenței externe.
- Timpii de front pentru sarcini capacitive sunt inegali.
- Impedanțele de ieșire sunt net diferite pentru cele două stări logice.

c) Etajul de ieșire tristate

Ieșirea tristate prezintă, pe lângă cele două stări logice bine cunoscute LOW și HIGH, o stare suplimentară denumită stare de înaltă impedanță, notată HiZ. Circuitele logice care prezintă această facilități au o intrare suplimentară de comandă, denumită ENABLE, prin intermediul căreia se poate obține starea HiZ.

Starea HiZ înseamnă dezactivarea completă a ieșirii, lucru posibil prin blocarea simultană a celor două transistoare ale etajului final în contratimp.




Fig. 6. Poarta cu ieșire tristate: a) schemă de principiu; b) simbol, tabel de adevăr; c) exemplu de conectare în paralel a două inversoare cu ieșiri tristate

În starea de înaltă impedanță tensiunea de ieșire are valoarea fixată de potențialul care există pe linia de magistrală la care este cuplată ieșirea porții (acest potențial este forțat pe magistrală de către o altă poartă). O structură de inversor tristate este prezentată în figura 6 b).

Proprietățile (particularitățile) etajelor de ieșire tristate:

- Permite conectarea în același punct a mai multor ieșiri, cu condiția ca numai una să fie validată (activată), la un moment dat, vezi figura 6.c.
- Asigură cu resurse proprii nivelele de tensiune pentru ambele stări logice.
- Circuitele prevăzute cu ieșiri tristate prezintă avantajul că se pot conecta ușor la magistralele de date sau adrese ale sistemelor cu microprocesoare.

- Oferă impedanțe mici la ieșire, și de același ordin de mărime, pentru ambele stări logice (ca la poarta TTL standard);
- Nu necesită rezistență externă ca în cazul etajelor open collector;
- În starea de înaltă impedanță, o ieșire tristate încarcă nesemnificativ circuitele cu care sunt cuplate la ieșire.

2.5. Factorul de încărcare

În foarte multe scheme apare nevoia ca ieșirea unui circuit logic să comande două sau mai multe intrări ale altor circuite logice. Analiza pur logică a circuitelor digitale nu impune nici o restricție în această privință. În practică trebuie impuse restricții deoarece ieșirea unui circuit are posibilități limitate de a genera sau prelua curenți.

Din figura 7 se observă că sensul de curgere al curenților depinde de starea logică transmisă pe linia de legătură. În plus, se remarcă faptul că, pe măsură ce crește numărul sarcinilor logice comandate de ieșirea unei porți, crește și valoarea curentului generat/preluc de către aceasta. Dacă numărul sarcinilor logice este prea mare, poarta logică nu v-a mai putea menține nivelele de tensiune acceptabile și informația logică se poate pierde.

Așadar, un circuit logic trebuie să poată genera/prelua la ieșire un curent mai mare sau egal cu suma curenților preluați/generați de toate porțile care sunt conectate la acea ieșire. În același timp el trebuie să asigure și nivelul garantat al tensiunii ce corespunde stării logice transmise.

De regulă, pentru stabilirea semnelor curenților se face apel la următoarea convenție: curentul care intră într-o bornă are semnul pozitiv, iar cel care iese dintr-o bornă are semnul negativ.




Fig. 7. Circulația curenților funcție de starea logică și factorul de încărcare

Semnificația curenților din figura 7 este următoarea:

- I_{IL} - curentul de intrare în starea Low. Valoarea maximă a acestui curent este dependentă de familia logică din care provine circuitul (vezi tabelul 3).
- I_{IH} - curentul de intrare în starea High. Valoarea maximă este dependentă de familia din care provine circuitul logic.
- I_{OL} - curentul de ieșire în starea Low. Valoarea maximă este dependentă de familia din care provine circuitul logic.
- I_{OH} - curentul de ieșire în starea High. Valoarea maximă este dependentă de familia din care provine circuitul logic.

Tabelul 3. Valorile curenților de intrare/ieșire pentru diferite familii logice

SERIA	INTRARE		IEȘIRE	
	nivel LOW $I_{IL} \text{ max [mA]}$	nivel HIGH $I_{IH} \text{ max [μA]}$	nivel LOW $I_{OL} \text{ max [mA]}$	nivel HIGH $I_{OH} \text{ max [mA]}$
74 **	- 1,6	40	16	- 0,4
74 S **	- 2,0	50	20	- 1,0
74 LS **	- 0,36	20	8	- 0,4
74 AS **	- 2,0	20	4 / 8	- 0,4
74 ALS **	- 0,1	20	8	- 0,4

Prin definiție **factorul de încărcare la ieșirii FO**, (fan-out, output loading factor, sortance), este un număr ce indică capacitatea ieșirii de a comanda în siguranță, (cu asigurarea unor nivele corecte de tensiune), intrările altor circuite din aceeași familie. Fan-out este, în general, diferit pentru cele două stări logice, el se poate calcula cu relațiile:

$$FO_{LOW} = I_{OL \text{ min}} / I_{IL \text{ max}}$$

$$FO_{HIGH} = I_{OH\ min} / I_{IH\ max}$$

$$FO = \min \{ FO_{LOW}, FO_{HIGH} \}$$

Prin definiție **factorul de încărcare al intrării, FI**, (fan-in, input loading factor, facteur de charge) reprezintă numărul de unități de sarcină percepute la intrarea unui circuit digital. **FI** este dependent de complexitatea circuitului logic și poate avea valori mai mari decât 1. De exemplu, o ieșire TTL standard poate comanda 10 intrări cu FI=1 sau 5 intrări cu FI=2.

2.5. Caracteristica de transfer în tensiune a circuitelor logice

Caracteristica de transfer în tensiune reprezintă dependența statică între tensiunea de intrare în poartă și tensiunea de ieșire, $V_O = f(V_I)$. Această caracteristică prezintă o importanță deosebită deoarece oferă informații despre valorile efective ale unor mărimi ca: marginea de zgomot, nivelele limită ale tensiunii de intrare, lățimea benzii interzise, etc.

Pentru circuitele din aceeași familie logică, caracteristica de transfer în tensiune (CTT), este similară ca formă. Ea poate să difere puțin de la un circuit la altul numai prin valorile efective ale coordonatelor punctelor de frângere.

În mod curent, majoritatea circuitelor logice prezintă o caracteristică de transfer standard și numai o mică parte dintre ele prezintă o caracteristică specială de tip trigger Schmitt.

a) CTT standard

Pentru exemplificare, în figura 8 se prezintă CTT tipică pentru inversorul SN7404 (familia TTL standard). Analizând caracteristica, se observă că segmentele AB și DE corespund benzilor permise ale tensiunilor de intrare pentru cele două stări logice, iar segmentele BC și CD corespund benzii interzise. Dintr-un alt punct de vedere, dacă ne raportăm la un semnal dreptunghiular aplicat la intrare, segmentele AB și DE corespund palierelor, iar BC în prelungire cu CD fronturilor.

Marginea de zgomot efectivă se determină observând că semnalul sumă (semnal util + zgomot), nu trebuie să depășească abscisa punctului C pentru "unu logic", respectiv D pentru "zero logic".

Nivelele de tensiune garantate pentru intrare (0,8V și respectiv 2V), sunt, așa după cum se vede în figură, mult în afara zonei interzise efective, în scopul de a reduce efectul variațiilor de temperatură și dispersia tehnologică în buna funcționare a porții. În practică zona interzisă este considerată acoperită în intervalul 0,8V÷2V.

Tensiunea de prag reprezintă acea valoare a tensiunii de intrare care, dacă este depășită, poate duce la schimbarea stării logice a ieșirii. Pe caracteristica de transfer, tensiunea de prag este situată la mijlocul segmentului CD. Dacă tensiunea de intrare este menținută în regiunea CD, există riscul de apariție a unor oscilații de frecvență relativ mare la ieșirea circuitului. Pentru a evita amorsarea acestor oscilații, trebuie ca durata de traversare a zonei interzise (segmentul CD), de către semnalul de intrare, să nu depășească 40÷50 ns. În consecință, se recomandă ca durata fronturilor de atac ale semnalului de intrare să fie sub 50ns. Cu cât caracteristica de transfer va fi mai verticală, se vor putea utiliza fronturi de atac mai lungi.

Din cele prezentate mai sus, se poate trage concluzia că CTT standard prezintă două particularități importante:

- are o singură tensiune de prag, indiferent dacă tensiunea de intrare evoluează în sens crescător sau în sens descrescător;
- în apropierea tensiunii de prag, panta CTT nu este perfect verticală, de aici necesitatea ca semnalele de atac ale acestor circuite să prezinte fronturi cu durata cât mai redusă.

b) CTT de tip trigger Schmitt

Circuitele cu caracteristică de tip trigger Schmitt au în plus față de cele cu caracteristică standard, un etaj de amplificare special plasat între circuitul de intrare și etajul defazor. Câștigul suplimentar datorat acestui etaj cu cuplaj în emitor, face ca zonele de tranziție să fie practic nule, caracteristica fiind verticală.

Pentru exemplificare, în figura 9 se prezintă o caracteristică de transfer de tip trigger Schmitt specifică unui inversor.

Forma particulară a caracteristicii de tip trigger Schmitt face ca, la circuitele cu astfel de caracteristică, să apară următoarele proprietăți:

- semnalele de intrare **pot avea fronturi oricât de lente**, zona interzisă fiind foarte mică, traversarea ei este posibilă fără amorsarea oscilațiilor;
- existența a două tensiuni de prag: V_{PS} - prag valabil pentru sensul crescător al tensiunii de intrare și V_{PJ} - prag valabil pentru sensul descrescător al tensiunii de intrare;
- apariția histeretizului (drumuri diferite de parcurgere a caracteristicii de transfer în funcție de sensul de evoluție al tensiunii de intrare) are ca efect creșterea marginii reale de zgomot. Spre exemplu, pentru inversorul SN7414, tensiunea de intrare admisă pentru zero logic




Fig. 8: Caracteristica de transfer în tensiune (CTT), pentru inversorul TTL - standard




Fig. 8: Simbolul și caracteristica de transfer pentru inversorul trigger Schmitt SN7414

poate urca până la cca. 1,6V iar pentru unu logic, tensiunea de intrare poate coborî până la cca. 0,8V. Creșterea marginii de zgomot a fost obținută prin suprapunere în zona centrală a benzilor de tensiune asociate stărilor logice de la intrarea circuitului.

Facem precizarea că singura deosebire dintre circuitele 7404 și 7414 este dată de caracteristica de transfer. Din punct de vedere logic ele realizează aceeași funcție – negarea valorii logice de la intrare.

Din punct de vedere electric, între răspunsul celor două circuite nu apar diferențe semnificative dacă semnalul de intrare are fronturi cu durată redusă și nu este afectat de zgomot (condiții favorabile de lucru). Diferențe semnificative apar atunci când semnalul de intrare are fronturi lent variabile și/sau este afectat de zgomot. În astfel de condiții, răspunsul circuitului cu caracteristică trigger Schmitt est net mai bun. În desfășurarea lucrării se va pune în evidență acest aspect.



3. Desfășurarea lucrării

3.1. Verificarea nivelelor de tensiune

Cu ajutorul montajului din figura 10 se determină modificarea nivelelor de tensiune asociate stărilor logice pentru diverse încărcări ale porții de test. Determinările se fac pentru următoarele tipuri de circuite: 7404; 74LS04; 74HCT04. Pentru fiecare circuit în parte, rezultatele măsurătorilor se trec în tabele similare tabelului 3.1.

Modul de lucru:

- se trec comutatoarele K1 și K2 pe poziția a;
- se introduce în soclu unul din circuitele specificate mai sus;
- se încarcă progresiv ieșirea porții testate prin realizarea de combinații diverse ON/OFF ale comutatoarelor din pachetul SW;
- pentru fiecare factor de încărcare și pentru fiecare stare logică în parte, se măsoară cu osciloscopul tensiunile din punctele de test C și D, și se completează tabelul 4;
- la rubrica de observații se specifică dacă în punctele X1, X2, X4, X8, nivelele de tensiune asociate stărilor logice mai au sau nu valori acceptabile;

Întrebări:

- Ce se întâmplă cu tensiunea de ieșire pentru fiecare stare logică pe măsură ce crește factorul de încărcare ?
- Există cazuri în care o ieșire logică trebuie să comande un număr mai mare de sarcini logice decât FAN OUT. Cum se poate rezolva o astfel de situație?




Fig. 10: Montaj experimental pentru determinarea parametrilor porților logice

Tabelul 4

Număr de sarcini logice	Tensiunea de intrare		Tensiunea de ieșire		Observații
	V_{IL}	V_{IH}	V_{OL}	V_{OH}	
0					
1					
.					
.					
15					

3.2. Determinarea tensiunilor de prag

Cu ajutorul montajului din figura 10 se determină tensiunile de prag atât pentru sensul crescător, cât și pentru cel descrescător al tensiunii de intrare. Pentru această determinare, la intrarea porții de test se aplică o tensiune în dinte de fierăstrău.

Determinările se fac pentru următoarele tipuri de circuite: 7404, 7414, 74HCT04, 74HCT14.

Modul de lucru:

- se trece comutatorul K2 pe poziția b;
- se încarcă ieșirea porții de test cu o singură sarcină logică;
- se introduce în soclu unul din circuitele specificate mai sus;
- se fac următoarele reglaje la osciloscop: se reglează atenuatorul pe poziția 1V/div pentru ambele canale; se reglează poziția de zero a ambelor trase astfel încât să se suprapună una peste alta (se are în vedere ca suprapunerea să se facă în dreptul unei gradații orizontale a ecranului gradat);
- pe canalul A al osciloscopului se aplică semnalul în dinte de fierăstrău (punctul C), iar pe canalul B semnalul de la ieșirea porții de test (punctul D);
- se vizualizează formele de undă și se determină punctele de intersecție ale celor două semnale - acestea sunt chiar valorile reale ale tensiunilor de prag;
- se completează tabelul 5 iar pentru circuitele 7404 și 7414 se desenează și formele de undă;

Tabelul 5

Tipul circuitului	V_{OL}	V_{OH}	V_{TR+}	V_{TR-}
7404				
7414				
74HCT04				
74HCT14				

Întrebări:

- Cum explicați faptul că, deși circuitele 7414 și 74HCT14 sunt inversoare trigger Schmitt, valorile tensiunilor de prag sunt diferite? Dar pentru circuitele 7404 și 74HCT04?

3.3. Vizualizarea caracteristici de transfer

Pentru vizualizarea acestei caracteristici se utilizează schema de la punctul anterior cu deosebirea că osciloscopul este configurat în modul de lucru XY.

Se desenează caracteristica de transfer pentru circuite specificate la punctul anterior al lucrării.

Întrebări:

- De ce nu apar pe osciloscop (sau sunt greu vizibile), ramurile verticale ale caracteristicilor de tip trigger Schmitt?

3.4. Studiul funcționării oscilatorului de relaxare

O aplicație foarte des întâlnită a porților cu caracteristică de tip trigger Schmitt o constituie oscilatorul de relaxare. Schema electrică a unui astfel de oscilator se poate identifica în figura 10. În componența oscilatorului intră poarta P1, rezistorul R și condensatorul selectat prin intermediul comutatorului K1.

Modul de lucru:

- pentru diverse valori ale condensatorului (selectabile prin intermediul comutatorului K1), se determină cu osciloscopul, frecvența semnalului generat;
- pentru o poziție convenabilă a comutatorului K1, se vizualizează și se desenează corelat în timp formele de undă din punctele A și B (vezi figura 10).

Întrebări:

- Analizând schema electrică din figura 10, se constată faptul că NAND-ul cu patru intrări lucrează în regim de inversor. Poate fi înlocuit acest NAND cu un inversor de tipul 7404? Dar cu unul de tip 7414? Motivați-vă răspunsul.
- Ce se întâmplă cu frecvența semnalului generat de oscilator dacă se mărește capacitatea condensatorului? Dar dacă valoarea condensatorului se mărește foarte mult?
- Poarta P2 (vezi fig. 10) este strict necesară pentru ca schema să oscileze?
- Poate fi utilizat acest oscilator pentru realizarea unui ceas electronic?
- Se modifică frecvența de oscilație dacă circuitul 7413 se înlocuiește cu altul care are tensiunile de prag mult diferite? Motivați-vă răspunsul.

3.5. Efectul timpului de propagare - generarea de impulsuri din tranziția semnalului de intrare

- a) Prin analiză logică, sau prin simulări pe calculator, se cere completarea tabelului de mai jos conform exemplului din linia 1.

Tabelul 6

Nr. crt.	Schema logică	Semnale de ieșire pentru cazul ideal ($t_p=0$)	Semnale de ieșire pentru cazul real ($t_p \neq 0$)
1			

2			
3			
4			
5			
6			
7			
8			
9			
10			
11			
12			

b) Se realizează pe macheta de test schema din linia 1 a tabelului 6, după care se vizualizează cu ajutorul osciloscopului cu două canale semnalele din punctele A, B și C. Pentru a pune mai bine în evidență fenomenele, între A și B se vor lega în serie 3 inversoare. Se determină lățimea impulsurilor de ieșire ce sunt datorate timpului de propagare. Se desenează corelat în timp cele trei semnale și se compară cu cele determinate teoretic.

Întrebări:

- Precizați schemele din tabelul 6 care dau răspunsuri similare la ieșire.
- Cum se explică dependența lățimii impulsurilor de ieșire, în funcție de tranziția negativă sau pozitivă a semnalului de intrare (vezi experimentul de la subpunctul b)?

3.6. Efectul timpului de propagare - oscilatorului în inel

Se realizează pe macheta de test un oscilator în inel similar celui prezentat în figura 11.

- Pentru K2=a și pentru fiecare poziție a comutatorului K1, se vizualizează cu ajutorul osciloscopului semnalul din punctul Q. Pentru situațiile în care în punctul Q apar oscilații se va determina frecvența acestora.
- Se repetă subpunctul anterior pentru situația K2=b.

Determinările se vor face pentru următoarele tipuri de circuite: 7404, 7414, 74LS04, 74F04 și 74ALS04.




Fig. 11: Montaj experimental pentru studiul oscilatorului în inel

Întrebări:

- Care este condiția de oscilație pentru cazul în care K1 este pe poziția *a* ?
- Cum explicați faptul că schema încetează să mai oscileze dacă în buclă se introduce un număr par de inversoare?
- Cum se modifică frecvența de oscilație prin creșterea numărului de inversoare în bucla de reacție ?
- Cum explicați faptul că, pentru același număr de inversoare pe bucla de reacție, frecvența de oscilație diferă destul de mult pentru circuite analizate ?
- Cum explicați modificarea frecvenței de oscilație atunci când se introduce circuitul de integrare?
- Cum explicați faptul că schema încetează să mai oscileze dacă capacitatea din circuitul de integrare este prea mare?
- În situația $K2 = b$ și $K1 = c$, se mai poate introduce un integrator suplimentar corect calculat între P2 și P3 ? Ce se întâmplă în acest caz cu valoarea frecvenței semnalului generat ?
- Pentru ca schema să oscileze este nevoie absolută de integrator ?



A T E N Ţ I E !

Reguli de operare cu circuitele integrate digitale

Reguli privind alimentarea circuitelor integrate digitale

◆ Funcționarea circuitelor logice nu este posibilă fără conectarea acestora la o tensiune de alimentare corespunzătoare:

- $5V \pm 0,25V$ pentru toate seriile TTL;
- $5V \pm 0,5V$ pentru seria 74 HC **, (CMOS);
- $3 \div 15V$ pentru seria CD 4000, (CMOS);

◆ Pentru menținerea constantă a tensiunii de alimentare, pe durata comutării ieșirii dintr-o stare în alta, este necesară utilizarea unui condensator de decuplare, plasat în imediata apropiere a circuitului integrat și conectat în paralel pe bornele de alimentare ale acestuia ;

Reguli referitoare la conectarea intrărilor circuitelor integrate digitale

◆ Intrările neutilizate ale circuitelor digitale nu trebuie lăsate neconectate deoarece sunt sensibile la zgomot și pot altera funcționarea corectă a circuitului;

◆ Intrările neutilizate se vor conecta la stări logice alese astfel încât să nu intervină în funcționarea normală a circuitului. Spre exemplu, dacă se dorește starea de "unu logic" aceasta se poate obține în mai multe moduri:

- prin conectarea intrării la o sursă independentă de tensiune între $2,4 \div 3,5V$;
- prin legare în paralel la intrări care îndeplinesc aceeași funcție logică - metoda prezintă dezavantajul că încarcă inutil poarta care comandă;
- prin conectarea la V_{cc} prin intermediul unei rezistențe de $1k\Omega$.

Starea de "zero logic" se obține prin conectarea directă la masă a intrării, pentru familia TTL, sau prin intermediul unei rezistențe pentru familia CMOS.

◆ Dacă totuși o intrare TTL este neconectată ("lăsată în aer"), aceasta va fi interpretată de circuit ca fiind în stare logică HIGH;

◆ Intrările porților pot fi conectate în paralel;

Reguli referitoare la conectarea ieșirilor circuitelor integrate digitale

- ◆ De regulă, o ieșire digitală se conectează, după caz, la una sau mai multe intrări digitale;
- ◆ Este interzisă conectarea ieșirii unui circuit digital, chiar și pentru intervale scurte de timp, la masă, la tensiunea de alimentare, sau la oricare altă sursă de semnal;
- ◆ Ieșirile nu pot fi conectate în paralel decât în cazul utilizării etajelor tristate sau open collector;
- ◆ Dacă numărul de intrări este insuficient, mărirea acestuia se poate face prin:
 - cuplarea mai multor porți la intrarea alteia;
 - utilizarea unei porți expandoare;
 - utilizarea de funcții cablate utilizând porți open collector